[FETV=나연지 기자] SK하이닉스가 8일부터 12일까지 일본 교토에서 열린 ‘IEEE VLSI 심포지엄 2025’에서 향후 30년을 이끌 차세대 D램 기술 로드맵을 발표했다고 10일 밝혔다.

차선용 미래기술연구원장(CTO)은 10일 기조연설에서 “기존 미세 공정의 성능·용량 개선이 한계에 다다랐다”며, “10나노 이하에서 구조와 소재, 구성요소의 혁신을 통해 4F² VG 플랫폼과 3D D램으로 기술적 한계를 돌파하겠다”고 밝혔다.

4F² VG 플랫폼은 D램 셀 면적을 최소화하고, 수직 게이트 구조를 적용해 고집적·고속·저전력 D램 구현이 가능하다. 현재 주류인 6F² 셀 대비, 4F² 셀과 웨이퍼 본딩 기술을 결합하면 셀 효율과 전기적 특성이 모두 개선된다.

또한, 3D D램을 차세대 D램 기술의 핵심으로 제시했다. 적층 수 증가에 따른 제조비용 우려에 대해선 기술 혁신으로 극복해 나갈 방침이다. 핵심 소재와 구성요소의 고도화를 통해 장기적 성장 동력도 확보한다는 계획이다.

차 CTO는 “20나노가 한계라는 전망을 극복한 것처럼, D램 미래 기술 개발에 대한 중장기 혁신 비전을 제시하겠다”고 말했다.